Searched Projects

Este registro implementa las siguientes ocho operaciones:

1. preservación del estado (hold),
2. carga paralela (load),
3. suma (add),
4. resta (sub),
5. desplazamiento lógico a la izquierda (sll),
6. desplazamiento lógico a la derecha (srl),
7. desplazamiento aritmético a la derecha (sra) y
8. negativo (neg).

Los componentes básicos de este registro son flip-flop D y multiplexores 8x1.

Desarrollo de los ejercicios desarrollados en la Clase 2 del curso de Arquitectura de Computadoras (1ELE01) de la Pontificia Universidad Católica del Perú durante el ciclo 2024-1.

Desarrollo del Laboratorio 1 del curso de Arquitectura de Computadoras (1ELE01) de la Pontificia Universidad Católica del Perú durante el ciclo 2024-1.

Desarrollo del Laboratorio 2 del curso de Arquitectura de Computadoras (1ELE01) de la Pontificia Universidad Católica del Perú durante el ciclo 2024-1.

Desarrollo del Laboratorio 3 del curso de Arquitectura de Computadoras (1ELE01) de la Pontificia Universidad Católica del Perú durante el ciclo 2024-1.

Desarrollo de los ejercicios desarrollados en la Clase 1 del curso de Arquitectura de Computadoras (1ELE01) de la Pontificia Universidad Católica del Perú durante el ciclo 2024-1.