Esse circuito digital é a reprodução do exemplo 3 do capítulo 15 do livro Eletrônica Digital e Moderna e VHDL, do Volnei Pedroni.

A técnica de projeto de Máquinas de Estados Finitos, descrita no livro, consiste de 5 etapas:

1 - Desenhar o diagrama de estados conforme a Figura abaixo:

2 - Baseado no diagrama, escrever a tabela verdade para o próximo estado e para a saída. Então, rearranjar a tabela verdade, substituindo os nomes dos estados (A, B e C) por valores binários, de forma que o números de flipflops será igual ao número de bits, que por sua vez é igual a log2 n, onde n é o número de estados.

3 - Passar para o mapa de Karnaugh e extrair as espressões booleanas para o próximo estado (cada bit - d0, d1 e d2) e saída, a partir das entradas (Q0, Q1 e Q2). Lembrando que neste caso, não existe entrada extra. São usados como entradas apenas os bits do estado presente.

4 - Desenhar o circuito correspondente, posicionando todos os flipflops tipo D na parte de baixo do circuito e a combinação lógica das espressões derivadas na parte superior do circuito. 

5 - (OPCIONAL) Se o circuito apresentar "glicthes", pode-se utilizar um fliflop tipo D a mais na saída. Lembrando que isso provocará um atraso de 1 clock ou meio clock, com relação a saída original do circuito. OBS.: glicthes são falhas, ou mudanças temporárias no sinal de saída devido ao atraso nas portas lógicas, que pode resultar em combinações lógicas temporárias que alteram o sinal de saída. Utilizando o fliflop a mais na saída, a mesma se manterá fixa até a próxima borda de atualização do flipflop. No momento da atualização a lógica já estará estabilizada e os glicthes serão evitados.