Esse circuito digital é a reprodução do exemplo 10 do capítulo 15 do livro Eletrônica Digital e Moderna e VHDL, do Volnei Pedroni. É utilizada uma técnica que se baseia no fato de que qualquer sinal binário é a combinação de 4 entradas possíveis, são elas: "0", "1", CLK  CLK'.

Uma Máquina de estados finitos realiza as combinações lógicas e selecionada a entrada do multiplexador que passará para saída.

Uma segunda máquina, sincronizada na outra borda do clock, é utilizada para selecionar a entrada do segundo MUX.

Isso é necessário para se evitar "glitches" (falhas) que ocorrem no sinal de saída devido a algum atraso na execução da combinação lógica. 

Nesse exemplo, a saída deve gerar a seguinte forma de onda: