implementing a clock squencial circuit from a state diagram.

state table:

P.S                                   N.S                                    output

                               x=0              x=1                       

Qa    Qb             Qa+   Qb+   Qa+    Qb+           x=0         x=1

0       0                0         0        0           1                0             0

0       1                1         1        0           1                0             0

1       0                1         0        0           0                1             1

1       1                1         0        1           1                0             0