Multiplexor 8 a 1

Biestable JK activado por flancos

lastches flip flops Boylestad

Unidad aritmética lógica con registros de entrada y salida

Demultiplexor 1 a 8 modulado

final

Registro de tres bits

CPU

Cpu con unidad aritmético lógica, registros y memorias de datos y de programa

Unidad Logica

Unidad aritmetica

2/1 multiplexor mintermino S

4 a 1 multiplexor

4 a 1 multiplexor modulado

1 a 4 Demultiplexor

Demultiplexor 1 a 4 modulado

Demultiplexor 1 a 8

Unidad aritmético lógica

biestables

Biestable SR maestro-esclavo.

Biestable D Retardado

Latch D

Biestable Rs utilizando No-y

Contador de 4 bits

Cpu prototipo final

Memoria de 4 palabras cada una de 3 bits.

2/1 multiplexor mintermino

Contador programable ascendente/descendente de 4 bits