CircuitVerse - Synchronní čítač 4 bit s JK

Synchronní čítač 4 bit s JK

0 Stars 64 Views

Author: Bukino

Project access type: Public

Description:

Synchronní čítač 4 bitJK obvody se společnými hodinami.Nultý JK člen má opět zpětnou vazba ze svého výstupu.U dalších členů je přes NAND hradla blokovaná zpětná vazba stavem předchozích JK členů

Created: Oct 08, 2019

Updated: Jun 30, 2023

Comments

You must login before you can post a comment.

Comments

Simulator

Learn

Blog

Examples

Log in

Documentation

Contribute

Teachers

About

Api

FAQ